

NF02 NFC 控制器芯片

用户指南

文档版本 02

发布日期 2023-03-28

前言

概述

本文档介绍了 NFC 控制器芯片的主要特性、管脚信息、电性能参数、焊接工艺、存储要求、封装参数等，同时提供了原理图设计建议、PCB 设计建议、热设计建议，指导用户应用。

手册使用约束

须知

应用芯片时，请按照芯片手册注明的功能、性能、配置步骤等信息进行软硬件开发，如果未按手册注明的信息进行操作，可能会出现不可预知风险。任何不按手册注明的信息进行的应用须得到认可后才能进行。切勿依商用器件经验推测，否则后果自行承担。

读者对象

本文档主要适用于以下工程师：

- 系统设计工程师
- 单板硬件开发工程师
- 技术支持工程师

符号约定

在本文中可能出现下列标志，它们所代表的含义如下。

符号	说明
 危险	表示如不避免则将会导致死亡或严重伤害的具有高等级风险的危害。
 警告	表示如不避免则可能导致死亡或严重伤害的具有中等级风险的危害。
 注意	表示如不避免则可能导致轻微或中度伤害的具有低等级风险的危害。
须知	用于传递设备或环境安全警示信息。如不避免则可能会导致设备损坏、数据丢失、设备性能降低或其它不可预知的结果。 “须知”不涉及人身伤害。
 说明	对正文中重点信息的补充说明。 “说明”不是安全警示信息，不涉及人身、设备及环境伤害信息。

修改记录

文档版本	发布日期	修改说明
02	2023-03-28	- 在 4.1 芯片工作典型参数 中更新睡眠电流。 - 在 “6.4.1 I2C 接口时序” 的表 6-4 中更新 SCL 高低电平周期的规格。 - 新增 6.5 关机流程和时序 小节内容。 - 在 “7.3.1 外部输入电源” 的表 7-3 中更新 VDDIO 峰值通流参考。 - 在 “7.3.2.1 内部电源滤波” 更新 VDDTX 电源说明建议。 - 在 “7.4.1 HOST 接口” 中更新信号描述

文档版本	发布日期	修改说明
		和说明。 - 在“7.4.2 SWP 接口”中更新 SIMx_VCC 源头信息。 - 新增“8.6 前端设计建议”小节。 - 在 12.3.2 工艺参数中更新特殊工艺说明。
01	2022-07-29	第一次正式版本发布。

目 录

前言	i
1 芯片介绍.....	1
2 主要特性.....	2
3 应用领域.....	4
4 关键参数.....	5
4.1 芯片工作典型参数	5
4.2 芯片极限参数	6
5 芯片管脚描述	8
5.1 芯片管脚分布图.....	8
5.2 芯片管脚详细描述	9
5.2.1 管脚类型说明	9
5.2.2 模拟接口.....	9
5.2.3 全局控制信号	10
5.2.4 RF 接口.....	10
5.2.5 SWP 接口和 SIM 电源管脚	11
5.2.6 GPIO 管脚.....	11
5.2.7 电源/地管脚	12
6 电性能参数.....	15
6.1 工作电压.....	15
6.2 电气参数.....	15
6.3 上下电要求.....	16
6.4 接口时序.....	18

6.4.1 I2C 接口时序.....	18
6.4.2 SWP 接口时序.....	20
6.5 关机流程和时序.....	22
7 原理图设计建议.....	24
7.1 参考设计框图.....	24
7.2 参考时钟.....	25
7.2.1 外部高精度时钟输入模式.....	25
7.2.2 晶体输入模式.....	27
7.3 电源设计.....	28
7.3.1 外部输入电源.....	28
7.3.1.1 VBAT 电源和 BOOST 电路设计.....	29
7.3.1.1.1 VBAT 和 BOOST 参考电路.....	29
7.3.1.2 VDDIO 电源.....	30
7.3.1.2.1 VDDIO 参考电路.....	30
7.3.2 内部电源.....	30
7.3.2.1 内部电源滤波.....	32
7.4 外围接口设计.....	32
7.4.1 HOST 接口.....	32
7.4.1.1 I2C 地址配置.....	33
7.4.2 SWP 接口.....	34
7.5 其他设计建议.....	34
8 PCB 设计建议.....	35
8.1 叠层信息.....	35
8.2 整体布局要求.....	36
8.3 芯片电源设计建议.....	37
8.4 时钟设计建议.....	37
8.5 地处理建议.....	39
8.6 前端设计建议.....	39
8.6.1 前端匹配拓扑.....	39
8.6.2 匹配器件选型建议.....	40
8.6.3 布局布线建议.....	40

9 热设计建议	42
9.1 芯片结温要求	42
9.2 封装热阻	43
9.3 电路热设计参考	44
9.3.1 器件布局	44
9.3.2 PCB	44
10 焊接工艺	45
10.1 概述	45
10.2 无铅回流焊工艺参数要求	46
11 存放与使用	48
12 芯片封装	50
12.1 概述	50
12.2 封装视图	50
12.3 封装参数	54
12.3.1 物理参数	54
12.3.2 工艺参数	54
A 缩略语	56

插图目录

图 5-1 芯片管脚分布图（视图方向：TOP VIEW（即从封装的顶部往下看））	8
图 6-3 上电顺序图	17
图 6-4 I2C 接口时序图	18
图 6-6 S1 信号波形图	20
图 6-7 SWP 上电初始化基础时序图	21
图 6-8 关机流程和时序参考	22
图 7-1 参考设计框图	25
图 7-2 使用外部高精度时钟做为参考时钟的电路结构图	26
图 7-3 使用晶体输入参考时钟的电路结构图	27
图 7-5 VDDIO 参考电路图	30
图 7-7 外围接口设计参考电路图	32
图 7-10 SWP 接口设计	34
图 8-2 参考 PCB 布局	36
图 8-3 时钟设计参考	38
图 8-4 NFC 天线和前端匹配拓扑	40
图 8-5 EMI 电感布局建议	41
图 8-6 前端匹配布局布线参考	41
图 9-3 JEDEC 标准的 4 层 PCB 参数	43
图 10-1 无铅回流焊接工艺曲线	46
图 12-1 芯片封装顶视图	51

图 12-2 芯片封装底视图.....	52
图 12-3 芯片侧面放大图.....	52

Draft

表格目录

表 4-1 典型参数	5
表 4-2 极限参数	7
表 5-1 管脚类型说明	9
表 5-2 模拟接口管脚列表	9
表 5-3 全局控制信号管脚列表	10
表 5-4 RF 接口管脚列表	10
表 5-5 SWP 接口和 SIM 电源管脚列表	11
表 5-6 GPIO 管脚列表	11
表 5-7 电源和地管脚列表	12
表 6-1 典型参数	15
表 6-2 电气参数	16
表 6-3 I2C 电气参数	18
表 6-4 I2C 接口时序参数 (以快速模式 400kHz 作为参考)	19
表 6-5 SWP 电气参数	20
表 6-6 S1 信号时序	21
表 6-7 SWP 上电初始化基础时序参数	22
表 7-1 参考时钟特性需求	26
表 7-2 晶体电气特性要求	28
表 7-3 输入电源典型参数	28
表 7-4 内部电源典型参数	31

表 7-5 芯片与 HOST 对接的接口和信号设计建议.....	33
表 7-6 I2C 地址配置.....	34
表 8-1 PCB 出线层建议	35
表 9-1 芯片的结温要求.....	42
表 9-2 封装热阻	43
表 10-1 无铅回流焊工艺参数	46
表 11-1 车间寿命 (Floor life) 参照表.....	48
表 12-1 芯片封装参数说明表	53
表 12-2 封装参数	54
表 12-3 芯片工艺参数	54

1

芯片介绍

本芯片是一款应用在智能手机、智能穿戴等领域的高性能、多协议 NFC 控制器，支持读卡器模式、卡模拟模式和点对点模式。

遵从 ISO/IEC 14443、ISO/IEC 15693、ISO/IEC18092 等协议，同时兼容 NFC Forum、ETSI/SWP 等协议标准。

集成内置 DC-DC BOOST，板级不需要外置 BOOST 的情况下，射频输出最高可以支持到 2.4W 高功率。

集成灵活的功耗方案，支持低功耗卡检测功能，支持关机模式、开机亮屏模式、开机灭屏模式等。

支持 NCI 和 HCI，并且具有丰富的外设接口与 Host、UICC/SIM/eSE 进行通信。

2 主要特性

- 支持读卡器模式
 - 支持 ISO/IEC 14443 Type A/B 106/212/424/848 kbit/s
 - 支持 ISO/IEC 15693, 其中 TX 26.48k; RX 26.48k (单载波) /26.69k (双载波)
 - 支持读取 NFC Forum Tags, 包括 T1T、T2T、T3T、T4AT、T4BT、T5T
 - 支持读取 Type F 212/424 kbit/s
- 支持卡模拟模式
 - 支持 ISO/IEC 14443 Type A/B 106/212/424/848 kbit/s
 - 支持 Type F 212/424 kbit/s
- 支持点对点模式
 - Passive 106/212/424 kbit/s
- 支持 Host 接口
 - I2C: 数据速率 100k/400k/1M/3.4M bit/s
 - GPIO: 使能 PWREN、唤醒 WKUP、中断 INT
- UICC/SWP/SIM 接口
 - 支持 3 路 SWP。SIM3_SWP 用于 eSE 通路, SIM1_SWP 和 SIM2_SWP 用于 UICC。最多可同时开启 2 路 SWP 接口, SIM3_SWP 和 SIM1_SWP 或者 SIM3_SWP 和 SIM2_SWP
 - SIM1 和 SIM2 支持 Class B 和 Class C, SIM3 支持 Class C
 - 支持 HCI
- 支持多种时钟输入
 - 晶体: 27.12MHz

- 外部参考时钟：支持 19.2MHz/26MHz/38.4MHz，默认 38.4MHz
- 支持 Frequency Offset 补偿，支持频率范围 $13.56\text{MHz} \pm 1\text{MHz}$
- 关键指标
 - 读卡器模式接收灵敏度：0.3mVrms
 - 卡模拟模式接收灵敏度：10mVpp
 - 卡模拟模式场检测灵敏度：5mVpp
 - 关机漏电：4 μ A
 - 最大发射功率：2.4W
- 协议兼容性
 - NFC Forum Digital Protocol Technical Specification Version 2.2
 - NFC Forum Analog Technical Specification Version 2.1
 - NFC Forum Activity Technical Specification Version 2.1
 - NFC Forum NFC Controller Interface Technical Specification Version 2.1
 - ETSI Smart Cards;UICC - Contactless Front-end (CLF) Interface; Part 1: Physical and data link layer characteristics(Release 11)
 - ETSI Smart Cards;UICC - Contactless Front-end (CLF) Interface;Host Controller Interface (HCI)(Release 13)

3

应用领域

芯片应用场景广泛，例如：

- 智能手机
- 智能穿戴
- 电子学生证

4 关键参数

4.1 芯片工作典型参数

4.2 芯片极限参数

4.1 芯片工作典型参数

芯片工作典型参数如表 4-1 所示。

表4-1 典型参数

符号	参数	说明	最小值	典型值	最大值	单位
VBAT	主电源	卡模拟模式	2.8	3.6	4.8	V
		读卡器模式	2.8	3.6	4.8	V
VBATBST	BOOST 电源	内置 DC-DC BOOST	2.8	3.6	4.8	V
VDDIO	IO 电源	IO 接口电源	1.62	1.8	1.98	V
VDDTX_IN	TX 输入电源	由内置 DC-DC BOOST 供电	3.3	5	6.3	V
I _{VDDTX}	TX 电源输出电流	-	-	-	400	mA
I _{NFC-DISABLE}	PowerOff 电流	PWREN 为低电平时漏电流	-	4	-	μA

符号	参数	说明	最小值	典型值	最大值	单位
I _{DEEPSLEEP}	深睡时电流	开机灭屏待机模式	-	46	-	μA
V _{SIMx_VCC} (x=1、2、3)	SIM 卡的供电电源： SIM1_VCC 和 SIM2_VCC 由 PMUVCC1/2 供电	UICC Type Class C	1.62	1.8	1.98	V
		UICC Type Class B	2.7	3	3.3	V
	SIM 卡/eSE 的供电电源： SIM3_VCC 由 PMUVCC3 供电	UICC Type Class C、eSE	1.62	1.8	1.98	V
	SIM 卡/eSE 的供电电源： SIMx_VCC 由 VDD_SIM 供电	UICC Type Class C、eSE	1.62	1.8	1.98	V
T _{STORAGE}	芯片存储温度	-	-40	25	125	°C
T _{AMBIENT}	芯片工作环境温度	-	-25	25	85	°C

4.2 芯片极限参数

芯片极限参数如表 4-2 所示，超过这些数值，可能导致芯片损坏。

说明

HBM RFIO：RFIO 管脚包含 TX1、TX2、RXP、RXN。

表4-2 极限参数

符号	参数	最小值	最大值	单位
VBAT	主电源	0	5.5	V
VBATBST	BOOST 电源	0	5.5	V
VDDIO	IO 电源	0	1.98	V
VDDTX_IN	TX 输入电源	0	6.3	V
V _{PMUVCC1/2/3}	SIM1/2 外供电电源	0	3.3	V
	SIM3 (eSE) 外供电电源	0	1.98	V
I _{SIM}	SIM _x _VCC 极限电流 (x=1、2)	-	50	mA
	SIM3_VCC 极限电流	-	200	mA
T _{STORAGE}	芯片存储温度	-40	125	°C
T _{JUNCTION}	芯片结温	-	125	°C
ESD	HBM	-	±2	kV
	HBM RFIO	-	±500	V
	CDM	-	±200	V

须知

- 请确保工作在极限参数范围内，否则会造成芯片损坏。
- 为获取最优性能，建议 VBAT、VBATBST 工作电压范围：3.3V~4.8V。
- 请勿长时间工作在超过典型参数最大值下。以 VBAT 为例，整个生命周期内，5.5V 电压累计时间最大允许 250s。
- 产品应用中注意防浪涌：VBAT 输入电源建议采用 TVS+稳压管防护或由 Buck 供电；SIM_x_SWP 和 SIM_x_VCC 接口建议在 SIM 卡侧增加 TVS 板级浪涌防护器件。

5 芯片管脚描述

5.1 芯片管脚分布图

5.2 芯片管脚详细描述

5.1 芯片管脚分布图

图5-1 芯片管脚分布图（视图方向：TOP VIEW（即从封装的顶部往下看））

	1	2	3	4	5	6	7	8
A	BST_LX	GND_BST	VBATBST	GND_DIG	SIM1_SWP	SIM1_VCC	SIM2_VCC	SIM3_VCC
B	VDD_BST	AGND_BST	VDD_SIM	NC_5	PMUVCC1	PMUVCC2	PMUVCC3	SIM2_SWP
C	VDD_AON	VDD_DIG	VDDIO	PWREN	GND_DIG	NC_6	GND_DIG	SIM3_SWP
D	GND_PMU	VREF	NC_1	NC_2		NC_3	NC_4	GND_DIG
E	VBAT	GND_DIG	I2C_SDA	GPIO9		GPIO11	NC_7	NC_8
F	VDD_AIO	I2C_SCL	GPIO7	I2C_A1	I2C_A0	GND_DIG	GPIO5	GPIO2
G	VDDTX_IN	TXFG	GND_PLL	GND_ANA	GPIO10	GPIO8	GPIO3	GPIO6
H	TXVCM	VDDTX	VDDA	GND_ANA	VDD_CLK	XTAL1	INT	CLK_REQ
J	TX1	GND_TX	TX2	RXN	RXP	VMID	XTAL2	WKUP

5.2 芯片管脚详细描述

5.2.1 管脚类型说明

芯片管脚类型说明如表 5-1 所示。

表5-1 管脚类型说明

方向	说明
I	输入信号。
O	输出信号。
I/O	双向输入/输出信号。
RFI	射频输入信号。
RFO	射频输出信号。
PI	输入电源。
PO	输出电源。
G	地。

5.2.2 模拟接口

模拟接口如表 5-2 所示。

表5-2 模拟接口管脚列表

名称	位置	方向	电压 (V)	说明
XTAL1	H6	I	1.8	XTAL 晶体输入管脚或者参考时钟输入管脚。
XTAL2	J7	O	1.8	XTAL 晶体输出管脚。

5.2.3 全局控制信号

全局控制信号如表 5-3 所示。

表5-3 全局控制信号管脚列表

名称	位置	方向	电压 (V)	说明
PWREN	C4	I	1.8	当 VBAT 高于 2.8V、PWREN 高于 1.2V 时芯片上电。
CLK_RE Q	H8	O	1.8	NFC 芯片请求外部时钟输出信号。
INT	H7	O	1.8	NFC 芯片唤醒 Host 中断。
WKUP	J8	I	1.8	Host 唤醒 NFC 芯片中断。
I2C_SC L	F2	I	1.8	I2C 时钟。
I2C_SD A	E3	IO	1.8	I2C 数据。
I2C_A0	F5	I	1.8	I2C 地址选择。
I2C_A1	F4	I	1.8	I2C 地址选择。

5.2.4 RF 接口

RF 接口如表 5-4 所示。

表5-4 RF 接口管脚列表

名称	位置	方向	电压 (V)	说明
TX1	J1	RFO	-	TX 端口 1。
TX2	J3	RFO	-	TX 端口 2。
RXP	J5	RFI	-	接收端口 1。
RXN	J4	RFI	-	接收端口 2。

5.2.5 SWP 接口和 SIM 电源管脚

SWP 接口和 SIM 电源管脚如表 5-5 所示。

表5-5 SWP 接口和 SIM 电源管脚列表

名称	位置	方向	电压 (V)	说明
SIM1_SWP	A5	IO	1.8	SIM1 的 SWP 接口。
SIM2_SWP	B8	IO	1.8	SIM2 的 SWP 接口。
SIM3_SWP	C8	IO	1.8	SIM3 (eSE) 的 SWP 接口。
PMUVCC1	B5	PI	1.8/3	SIM1 采用外部供电时的电压输入。
PMUVCC2	B6	PI	1.8/3	SIM2 采用外部供电时的电压输入。
PMUVCC3	B7	PI	1.8	SIM3 (eSE) 采用外部供电时的电压输入。
SIM1_VCC	A6	PO	1.8/3	用于 SIM1 的供电输出。
SIM2_VCC	A7	PO	1.8/3	用于 SIM2 的供电输出。
SIM3_VCC	A8	PO	1.8	用于 SIM3 (eSE) 的供电输出。
VDD_SIM	B3	PO	1.8	VDD_SIM 电源输出滤波管脚。

5.2.6 GPIO 管脚

GPIO 管脚如表 5-6 所示。

表5-6 GPIO 管脚列表

名称	位置	方向	电压 (V)	说明
GPIO9	E4	IO	1.8	普通 GPIO。
GPIO7	F3	IO	1.8	普通 GPIO，建议连到测试点，不做

名称	位置	方向	电压 (V)	说明
				其他使用。
GPIO8	G6	IO	1.8	普通 GPIO, 建议连到测试点, 不做其他使用。
GPIO10	G5	IO	1.8	普通 GPIO, 建议连到测试点, 不做其他使用。
GPIO11	E6	IO	1.8	普通 GPIO。
GPIO2	F8	IO	1.8	普通 GPIO, 可用做 eSE 向 NFC 发送状态通知信号。
GPIO3	G7	IO	1.8	普通 GPIO, 建议悬空, 不做其他使用。
GPIO6	G8	IO	1.8	普通 GPIO。
GPIO5	F7	IO	1.8	普通 GPIO。

5.2.7 电源/地管脚

电源地管脚如表 5-7 所示。

表5-7 电源和地管脚列表

名称	位置	方向	电压 (V)	说明
VBATBST	A3	PI	3.6	DC-DC BOOST, 电源输入管脚。
VDD_BST	B1	PO	5	DC-DC BOOST, 电源输出管脚。
BST_LX	A1	PI	3.6	DC-DC BOOST, LX 管脚。
GND_BST	A2	G	-	DC-DC BOOST, 功率地管脚。
AGND_BST	B2	G	-	DC-DC BOOST, 模拟地管脚。
GND_DIG	A4	G	-	DC-DC BOOST, 数字地管脚。

名称	位置	方向	电压 (V)	说明
VBAT	E1	PI	3.6	主电源输入管脚。
VREF	D2	PO	0.9	VREF 电源滤波管脚。
VDDIO	C3	PI	1.8	电源输入管脚，为数字 IO 供电。
VDD_AIO	F1	PO	1.8	VDD_AIO 电源输出滤波管脚。
VDD_AON	C1	PO	1.1	VDD_AON 电源输出滤波管脚。
VDD_DIG	C2	PO	1.1	VDD_DIG 电源输出滤波管脚。
VDD_CLK	H5	PO	1.8	VDD_CLK 电源输出滤波管脚。
VDDTX_IN	G1	PI	5	VDDTX_IN 电源输入管脚。
TXFG	G2	PO	1.8	TXFG 电源输出滤波管脚。
TXVCM	H1	PO	2.9	TXVCM 电源输出滤波管脚。
VDDTX	H2	PO	4.7	VDDTX 电源输出滤波管脚。
VMID	J6	PO	1.1	VMID 电源输出滤波管脚。
VDDA	H3	PO	3.6	VDDA 电源输出滤波管脚。
GND_DIG	C5	G	-	数字-地管脚。
GND_DIG	C7	G	-	数字-地管脚。
GND_DIG	D8	G	-	数字-地管脚。
GND_DIG	E2	G	-	数字-地管脚。
GND_DIG	F6	G	-	数字-地管脚。
GND_PMU	D1	G	-	PMU-地管脚。
GND_PLL	G3	G	-	PLL-地管脚。
GND_ANA	G4	G	-	模拟-地管脚。
GND_ANA	H4	G	-	模拟-地管脚。

名称	位置	方向	电压 (V)	说明
GND_TX	J2	G	-	TX-地管脚。

6 电性能参数

- 6.1 工作电压
- 6.2 电气参数
- 6.3 上下电要求
- 6.4 接口时序
- 6.5 关机流程和时序

6.1 工作电压

芯片工作典型参数如表 6-1 所示。

表6-1 典型参数

符号	说明	最小电压	典型电压	最大电压	电压精度	纹波
VBAT ^①	主电源	2.8V	3.6V	4.8V	±5%	50mVpp
VDDIO	IO 电源	1.62V	1.8V	1.98V	±5%	50mVpp

说明

①：此处 VBAT 输入电源管脚包含 VBAT、VBATBST、BST_LX（通过 BOOST 电感接 VBAT）。

6.2 电气参数

VDDIO=1.8V 芯片常规信号电气参数如表 6-2 所示。


表6-2 电气参数

参数	标识	测试条件	最小值	典型值	最大值	单位
IO 电压	VDDIO	-	1.62	1.8	1.98	V
输入高电平	V _{IH}	-	0.65VDDIO	-	1.95	V
输入低电平	V _{IL}	-	-0.3	-	0.35VDDIO	V
输出高电平	V _{OH}	-	0.75VDDIO	-	VDDIO	V
输出低电平	V _{OL}	-	0	-	0.25VDDIO	V
输入电容	C _{IN}	-	-	-	10	pF

6.3 上下电要求

芯片上电要求如图 6-1 所示。

图6-1 上电顺序图



芯片上电步骤如下：

- 步骤 1 外部主电源 VBAT、IO 电源 VDDIO 处于下电状态，PWREN 无效，芯片处于下电状态。
- 步骤 2 外部电源 VBAT、VDDIO 上电，对上电顺序无要求。
- 步骤 3 外部控制 PWREN 为低电平。
- 步骤 4 外部控制 PWREN 信号为高电平；PWREN 为高电平前，要求 VBAT、VDDIO 电源稳定。
- 步骤 5 芯片内部 PMU 检测到 PWREN 信号为高电平之后，打开 VDD_AON 及 VREF。
- 步骤 6 在上电过程中，工作模式选择需要通过管脚进行配置。通过 Host 控制或者板级下拉控制：WKUP 复用模式选择管脚，必须在 PWREN 拉高前保持稳定为低电平，且在 PWREN 拉高后保持低电平至少 1ms。
- 步骤 7 自 VREF 输出高电平约 5ms 后，CLK_REQ 信号输出为高电平。芯片内部开始解复位流程并开启各电源。

注意：如果使用外部参考时钟方案，外部参考时钟需要在 CLK_REQ 管脚拉高 5ms 内稳定。

- 步骤 8 芯片硬件上电流程结束，之后由软件运行接管控制。

注意：Host 拉高 PWREN 到 I2C 加载的时间间隔约 10ms。为了满足时序要求，推荐 PWREN 必须由 Host GPIO 控制。其他方案无法稳定可靠地控制时间间隔，可能会导致打开 NFC 的时间增加，或者甚至会导致芯片上电失败。


----结束

6.4 接口时序

6.4.1 I2C 接口时序

I2C 接口速率默认支持 400kHz，时序如图 6-2 所示。

图6-2 I2C 接口时序图



VDDIO=1.8V，I2C 信号电气参数如表 6-3 所示。

表6-3 I2C 电气参数

参数	标识	最小值	典型值	最大值	单位
IO 电压	VDDIO	1.62	1.8	1.98	V
输入高电平	V_{IH}	$0.7V_{DDIO}$	-	VDDIO	V
输入低电平	V_{IL}	-0.3	-	$0.3V_{DDIO}$	V
输出高电平	V_{OH}	$0.75V_{DDIO}$	-	VDDIO	V
输出低电平	V_{OL}	0	-	$0.2V_{DDIO}$	V
低电平驱动 电流	I_{OL}	3	-	-	mA
输入电容	C_{IN}	-	-	10	pF

I2C 接口时序参数如表 6-4 所示。

表6-4 I2C 接口时序参数 (以快速模式 400kHz 作为参考)

参数	标识	最小值	最大值	单位
SCL 时钟频率	f_{SCL}	-	400	kHz
启动保持时间	$t_{HD;STA}$	0.6	-	μs
SCL 低电平周期	t_{LOW}	0.95	-	μs
SCL 高电平周期	t_{HIGH}	0.95	-	μs
启动建立时间	$t_{SU;STA}$	0.6	-	μs
数据保持时间	$t_{HD;DAT}$	0	0.9	μs
数据建立时间	$t_{SU;DAT}$	100	-	ns
SDA、SCL 上升时间	t_r	$20+0.1C_b$	300	ns
SDA、SCL 下降时间	t_f	$20+0.1C_b$	300	ns
结束建立时间	$t_{SU;STO}$	0.6	-	μs
开始与结束之间的总线释放时间	t_{BUF}	1.3	-	μs
总线负载	C_b	-	400	pF
低电平噪声容限	V_{nL}	0.1VDDIO	-	V
高电平噪声容限	V_{nH}	0.2VDDIO	-	V

6.4.2 SWP 接口时序

SWP 是非接触式前端 (CLF) 与 UICC (SIM 卡芯片) 之间的一个数据接口，是一种全双工协议，能够同时发送与接收，传输的数据由单线上的电压（称为 S1 信号，表征发送数据）和电流（称为 S2 信号，表征接收数据）的二进制状态表示。CLF (NFC 芯片) 充当主机，UICC (SIM 卡或 eSE) 充当从机。


SWP 信号电气参数如表 6-5 所示。

表6-5 SWP 电气参数

类型	参数	标识	条件	最小值	最大值	单位
S1 信号	输出高电平	V _{OH}	I _{Lmin} ≤ I ≤ I _{Hmax}	1.53	1.98	V
	输出低电平	V _{OL}	-20μA ≤ I ≤ 0μA	0	0.27	V
	输入高电平	V _{IH}	-	1.26	1.98	V
	输入低电平	V _{IL}	-	-0.3	0.45	V
S2 信号	高电流	I _H	V _{IH min} ≤ S1 ≤ V _{IH max}	600	1000	μA
	低电流	I _L	V _{IH min} ≤ S1 ≤ V _{IH max}	0	20	μA

S1 信号波形如图 6-3 所示。

图6-3 S1 信号波形图



S1 信号时序如表 6-6 所示。

表6-6 S1 信号时序

标识	参数	条件	最小值	典型值	最大值	单位
t _f	下降时间	C _{LOAD} ≤10pF, T<5000ns	5ns	-	0.05T	-
		C _{LOAD} ≤10pF, T<5000ns	5ns	-	250ns	-
t _r	上升时间	C _{LOAD} ≤10pF, T<5000ns	5ns	-	0.05T	-
		C _{LOAD} ≤10pF, T<5000ns	5ns	-	250ns	-
T _{H1}	逻辑 1 的高电平持续时间	-	0.7T	0.75T	0.8T	-
T _{H0}	逻辑 0 的高电平持续时间	-	0.2T	0.25T	0.3T	-
T	默认周期	-	1	-	5	μs
	扩展配置周期	-	0.59	-	10	μs

SWP 上电初始化基础时序要求如图 6-4 所示，参数如表 6-7 所示。

图6-4 SWP 上电初始化基础时序图




表6-7 SWP 上电初始化基础时序参数

标识	参数	最小值	典型值	最大值	单位
T _{S1_HIGH_V}	上电到 CLF 首次拉高 S1 信号的时间	1000	-	-	μs
T _{S2_ACT_RES_V}	UICC 首次响应 CLF 发出 S2 信号	-	-	700	μs


说明

SWP S2 信号为电流域信号，可以通过 S1 信号电压变化来观察。

6.5 关机流程和时序

NFC 芯片支持关机模式，需要关机流程合入 NFC 软件关机流程配置，并通过相关电源和信号时序来触发 NFC 芯片进入关机模式。

图6-5 关机流程和时序参考



- 步骤 1 主动整机关机或者低电量触发整机关机。关机时和整个 NFC 关机模式工作状态下，VBAT 电源需要保持稳定，并满足 NFC 芯片规格。
- 步骤 2 关机流程合入 NFC 软件关机流程配置，并且拉低 PWREN 信号。PWREN 被拉低后需维持为 0，非预期状态变化会导致 NFC 关机模式异常退出。
- 步骤 3 SIM/eSE 相关的关机流程配置，并拉低 PMUVCC 电源，SIM 卡和 eSE 下电。

步骤 4 完成关机前，Host 或者主 PMU 控制 VDDIO 下电。NFC 芯片会检测 VDDIO 掉电，并触发 NFC 芯片关机模式正式生效。

步骤 5 当 VBAT 电量掉电到 2.8V 以下，NFC 芯片就下电不工作。或者在供电电量充足时，重新开机后，进入新的复位和初始化流程。

----结束

📖 说明

- NFC 配置关机流程后，软件延时约 10ms，然后再拉低 PWREN。具体延时参考实际软件版本，并通过实际调测进行确定。
- NFC 芯片主要要求软件配置关机流程、PWREN、PMUVCC、VDDIO 的相对先后顺序，具体时序由软件的关机流程确定，实际调测过程可以尝试各节点增加延时。
- SIM/eSE 的配置关机流程的节点仅供参考，以实际产品形态的关机流程为准。

7

原理图设计建议

7.1 参考设计框图

7.2 参考时钟

7.3 电源设计


7.4 外围接口设计

7.5 其他设计建议

7.1 参考设计框图

参考设计框图如图 7-1 所示。

图7-1 参考设计框图



7.2 参考时钟

芯片需要外部提供参考时钟。支持外部高精度时钟和晶体两种参考时钟输入模式：


- 晶体：27.12MHz
- 外部参考时钟：支持 19.2M/26M/38.4M Hz，默认 38.4MHz。

不同时钟频率、时钟输入模式需要进行相应的软件参数配置。

7.2.1 外部高精度时钟输入模式

在使用外部高精度时钟时，电路结构如图 7-2 所示。

图7-2 使用外部高精度时钟做为参考时钟的电路结构图



芯片提供时钟请求信号 CLK_REQ。外部提供的高精度时钟要保证在 CLK_REQ 为高电平 5ms 之内稳定。

说明

外接参考时钟时，需要做 AC 耦合，隔直电容容值范围通常为 1nF~100nF，太高可能造成时钟输出的高电平稳定时间超过 5ms，影响 NFC 芯片上电流程。

对外部参考时钟的电气、性能等特性的要求如表 7-1 所示。

表7-1 参考时钟特性需求

参数	说明	最小值	典型值	最大值	单位
输出频率	-	19.2	38.4	52	MHz
环境温度	-	-40	25	85	°C
负载范围	典型值为 10kΩ &10pF	-10	-	10	%
输出信号幅度	单端正弦信号 Vpp	0.8	-	1.8	V
稳定时间	-	-	-	5	ms
电流消耗	-	-	-	1.5	mA
占空比	-	45	50	55	%
频率稳定度	常温频偏@38.4MHz	-20	-	20	ppm
	全温区累计频偏 @38.4MHz	-50	-	50	ppm
相噪	参考时 @1kHz	-	-	-139	dBc/Hz

参数	说明	最小值	典型值	最大值	单位
钟 38.4MH z	offset				
	@10kHz offset	-	-	-145	dBc/Hz
	@50kHz offset	-	-	-152	dBc/Hz
	@100kH z offset	-	-	-152	dBc/Hz
	@1MHz offset	-	-	-152	dBc/Hz

说明


如果使用其他频点的时钟，对时钟相噪的要求可参照 38.4MHz 参考时钟的相噪，在表 7-1 需求基础上按照下面的公式估算需要增加（计算结果为正值）或减小（计算结果为负值）的 dB 数：

$$20 \times \log_{10} \left(\frac{f}{38.4} \right)$$

7.2.2 晶体输入模式

在使用外部晶体时，电路结构如图 7-3 所示。

图7-3 使用晶体输入参考时钟的电路结构图



晶体的负载电容参考估算公式 $C_{load} = [(C1 \times C2) / (C1 + C2)] + C_{ic} + \Delta C$ 。

式中 C1、C2 为分别接在晶振的两个脚上的对地电容；C_{ic}（集成电路内部电容）+ΔC（PCB 上寄生电容）经验值为 3pF ~ 5pF。

需产品实测频偏范围，包含全温区、晶体差异、对地电容差异等引入的频偏影响，最终的频偏范围需要满足芯片需求。

对外部晶体电气特性的要求如表 7-2 所示。

表7-2 晶体电气特性要求

参数	标识	最小值	典型值	最大值	单位	备注
标称频率	f	-	27.12	-	MHz	-
频率稳定度	L _m	-20	-	+20	ppm	常温频偏
		-20	-	+20	ppm	全温区额外频偏
等效电阻	R	-	40	80	Ω	-
负载电容	C _{load}	-	10	-	pF	-

7.3 电源设计

本章节只包含芯片相关电源设计，不包含系统电源设计，具体产品系统电源设计需要产品自行确定。

7.3.1 外部输入电源

芯片需求外部输入电源包含 VBAT、VDDIO、VDDTX_IN、PMUVCC1/2/3。芯片外部输入电源典型参数如表 7-3 所示。

表7-3 输入电源典型参数

符号	参数说明	管脚名称	峰值通流参考	滤波电容
VBAT	主电源	VBAT	500mA	4.7μF
	BOOST 电路的模拟电源	VBATBST	50mA	共用 BST_LX 4.7μF
	BOOST 电路的开关电源输入	BST_LX	2500mA	4.7μF+1μH BOOST 电感
VDDIO	IO 电源	VDDIO	200mA	1μF

符号	参数说明	管脚名称	峰值通流参考	滤波电容
VDDTX_IN	TX 输入电源, 由内置 DC-DC BOOST 供电	VDDTX_IN	1000mA	10 μ F
PMUVCC1	SIM1 采用外部供电时的电压输入	PMUVCC1	50mA	1 μ F, 可以靠近主 PMU 源端
PMUVCC2	SIM2 采用外部供电时的电压输入	PMUVCC2	50mA	1 μ F, 可以靠近主 PMU 源端
PMUVCC3	SIM3 (eSE) 采用外部供电时的电压输入	PMUVCC3	200mA	1 μ F, 可以靠近主 PMU 源端

7.3.1.1 VBAT 电源和 BOOST 电路设计

芯片 VBAT 和 BOOST 电路设计相关电源管脚包含:

- VBAT 管脚: 芯片内部电源输入源头管脚。
- VBATBST 管脚: BOOST 电路的模拟电源输入管脚。
- BST_LX 管脚: BOOST 电路的开关电源输入管脚。
- VDD_BST 管脚: BOOST 电路的输出管脚。
- VDDTX_IN 管脚: 内部 TX 电源的输入管脚。

VBAT 电源可以由外部 PMU 芯片或者外部 Buck 电路生成提供。

芯片内置 BOOST 电路生成 VDD_BST 输出用于提供给 VDDTX_IN 管脚作为 TX 输入电源。

7.3.1.1.1 VBAT 和 BOOST 参考电路

原理图设计建议如下:

- 如果是电池电源给 VBAT 供电, 设计时需要评估电池口和 NFC 芯片口的浪涌风险量级。建议在 NFC 芯片口也增加防浪涌 TVS 和稳压管。
- 器件选型需要满足芯片需求和产品可靠性约束额度需求的耐压、封装和精度等需求。
- VBAT 电源是芯片内部与性能强相关模块的输入电源, 电源相噪指标会影响 NFC 性能。建议 VBAT 电源芯片口测试底噪小于-110dBm/Hz (@100kHz~10MHz),

其他频段的底噪尽可能低；spur 量级也尽可能低，更优的电源相噪指标对性能有更好改善效果和较小的干扰风险。

- 如果 VBAT 电源不满足相噪需求，VBAT 管脚输入需要在芯片口增加 100nH 电感 +4.7 μ F 电容滤波网络，能够有效抑制纹波、谐波和电源底噪干扰。
- 芯片内置 BOOST 电路，由 VBAT 输入升压到 VDD_BST 输出。VBATBST 和 BST_LX 输入共用一颗 4.7 μ F 电容；BST_LX 管脚需要串接 1 μ H BOOST 电感。BOOST 电感选型要求通流 ≥ 2.5 A，等效电阻 $\leq 70\Omega$ 。
- 从 VBAT 电源源头到 BST_LX 管脚、VDD_BST 管脚板级连接到 VDDTX_IN 管脚，再到 VDDTX 管脚，这个通路是 NFC TX 的大电流通路，设计需要满足大电流通路需求。

7.3.1.2 VDDIO 电源


芯片 VDDIO 电源是芯片数字电源和 IO 电源输入源头。必须由外部 PMU 或者板级电源提供，只支持 1.8V 电压。

7.3.1.2.1 VDDIO 参考电路

原理图设计建议：VDDIO 电源需要在芯片口放置 1 μ F 滤波电容。

参考电路如图 7-4 所示。

图7-4 VDDIO 参考电路图



7.3.2 内部电源

芯片内部电源管脚包含 VREF、VDD_AON、VDD_DIG、VDD_AIO、VDD_SIM、VDD_CLK、VDDTX、TXFG、TXVCM、VMID、VDDA、SIM1_VCC、SIM2_VCC、SIM3_VCC。

芯片内部电源典型参数如表 7-4 所示。

表7-4 内部电源典型参数

符号	参数说明	工作电压	走线通流参考	滤波电容
VREF	参考电源	0.9V	50mA	100nF
VDD_AON	VDD_AON 电源	1.1V	50mA	1μF
VDD_DIG	VDD_DIG 电源	1.1V	100mA	1μF
VDD_AIO	VDD_AIO 电源	1.8V	50mA	1μF
VDD_SIM	VDD_SIM 电源	1.8V	250mA	1μF
VDD_CLK	VDD_CLK 电源	1.8V	50mA	1μF
VDDTX	VDDTX 电源	3V ~ 6V 可配	450mA	10μF+1nF
TXFG	TXFG 电源	根据 VDDTX 变化	50mA	220nF to VDDTX
TXVCM	TXVCM 电源	2.9V	50mA	1μF
VMID	VMID 电源	1.1V	50mA	47nF+22nF
VDDA	VDDA 电源	3.6V	50mA	1μF
SIM1_VCC	用于 SIM1 的供电输出	1.8/3 V	50mA	1μF, 可以靠近 SIM 卡侧
SIM2_VCC	用于 SIM2 的供电输出	1.8/3 V	50mA	1μF, 可以靠近 SIM 卡侧
SIM3_VCC	用于 SIM3 (eSE) 的供电输出	1.8V	200mA	1μF, 可以靠近 SIM 卡 (或 eSE) 侧

7.3.2.1 内部电源滤波


原理图设计建议如下：

- 内部电源滤波电容靠近芯片管脚。
- 电容选型需要满足芯片需求和产品可靠性约束额度需求的耐压、封装和精度等。
- SIMx_VCC 电源管脚是提供外部 SIM 或 eSE 的供电电源，如果不需要，可以 NC。
- VDDTX 是 TX 电源的输出滤波管脚，10 μ F 滤波电容充电瞬态电流较大。验证时需关注 VDDTX_IN 和 VBAT 电源电压变化，避免造成电压跌落导致芯片工作异常。

7.4 外围接口设计

芯片侧外围接口只支持 1.8V 电平，对端 IO 必须是 1.8V 电平。否则两者之间需要增加电平转换器件，选用电平转换器件必须满足协议和芯片的电气参数需求。

图7-5 外围接口设计参考电路图



7.4.1 HOST 接口

本芯片必须与 Host 对接的接口和信号包括：I2C、PWREN、WKUP、INT。

设计建议如表 7-5 所示。

表7-5 芯片与 HOST 对接的接口和信号设计建议

信号	板级上下拉和功能描述	VDDIO	连接方式
I2C_SCL	上拉电阻值需用户根据仿真和测试信号完整性满足协议需求确定。	1.8V	直连，走线≤5inch，建议上拉2.2kΩ电阻到VDDIO。
I2C_SDA			
PWREN	NFC 芯片上电使能，默认为低电平，由 Host IO 来控制上下电；也作为 NFC 发生异常时复位使用。	1.8V	对接 Host，走线≤5inch。
WKUP	WKUP 是 Host 唤醒 NFC 信号，低电平睡眠，高电平唤醒；同时复用为芯片工作模式选择，需要在 PWREN 拉高时为低电平，可以通过 Host IO 控制或者下拉来实现。	1.8V	对接 Host，走线≤5inch。
INT	INT 为 NFC 中断输出，默认为低电平，需要唤醒 Host 或者通知 Host 读数据时输出高电平。	1.8V	对接 Host，走线≤5inch。

说明

- I2C 接口设计可以参考协议建议进行上拉电阻阻值、串联电阻、并联电容选择，以满足信号完整性要求。
- PWREN、WKUP、INT 信号必须对接 Host IO，并且可由 NFC 软件调用配置并保持 IO 状态；非预期的异常状态会造成 NFC 芯片工作异常。

7.4.1.1 I2C 地址配置

芯片支持 I2C 地址配置，可以通过 I2C_A0、I2C_A1 两个管脚增加板级上下拉进行配置。

具体 I2C 地址配置如表 7-6 所示。

表7-6 I2C 地址配置


I2C_A1	I2C_A0	I2C 地址
0	0	0x28 + 读写位
0	1	0x29 + 读写位
1	0	0x2A + 读写位
1	1	0x2B + 读写位

7.4.2 SWP 接口

SWP 接口设计，对接方案如图 7-6 所示，设计建议如下：

- SIMx_VCC 电源支持由外部 PMUVCC 供电或者 NFC 芯片 VDD_SIM 供电；默认状态由 PMUVCC 供电，进入芯片关机模式由 VDD_SIM 供电。
- SIMx_SWP 信号与对端直连，走线≤5inch，要求控制走线寄生电容≤10pF（协议要求）。

图7-6 SWP 接口设计



7.5 其他设计建议

其他设计建议如下：

- 建议芯片 GPIO7、GPIO8、GPIO10 三个管脚拉出到测试点。
- 其他不用的管脚悬空处理。

8 PCB 设计建议

- 8.1 叠层信息
- 8.2 整体布局要求
- 8.3 芯片电源设计建议
- 8.4 时钟设计建议
- 8.5 地处理建议
- 8.6 前端设计建议

8.1 叠层信息

支持 6 层 2 阶以上高密度板，每层出线分配建议如表 8-1 所示。

表8-1 PCB 出线层建议


PCB 板层	说明
layer-1	器件层、走线层。
layer-2	芯片内侧管脚出 pin 走线层；少量电源走线和信号线；大片地平面。
layer-3	芯片内侧管脚出 pin 走线层；少量电源走线和信号线；大孔层和大片地平面。
layer-4	主地层、大孔层。
layer-5	少量走线层。

PCB 板层	说明
layer-6	少量走线层。

8.2 整体布局要求

如图 8-1 所示参考 PCB 布局。

图8-1 参考 PCB 布局



整体布局要求如下：

- 建议器件布局在同一层，另一层的器件尽可能少，确保能有完整的平面。
 - 避免和高噪声的器件背贴或靠近。
 - 晶体布局位置靠近芯片，远离其他热源放置。
 - 外部参考时钟不要在 RF 区域走线，需要包地处理。
 - RF 前端器件靠近芯片放置，链路（特别是输入信号）必须远离噪声源放置。
- 隐藏路径需要重点关注。例如：低速静态 GPIO 与噪声源平行走线后，成为干扰源。
- 芯片四周需要预留足够的空间放置滤波电容（建议电容靠近芯片管脚放置）。

8.3 芯片电源设计建议

芯片电源设计建议如下：

- 芯片电源滤波电容靠近芯片管脚放置。
- 电源走线尽可能短且走粗线，线宽需要满足芯片通流需求，尤其是 VDDTX、VDDTX_IN (VDD_BST)、VBAT、VDDIO、VREF、VDD_AON 和 VDD_DIG。
- BOOST 输入电容和输出电容就近放置；芯片 GND_BST 管脚（BOOST 功率地）、输入电容接地和输出电容接地就近密集打地孔，三者之间需要就近通过大片地平面对连接，减小地回路寄生。
- VDDTX 滤波电容接地就近密集打地孔。

8.4 时钟设计建议

时钟设计建议参考如图 8-2 所示。

图8-2 时钟设计参考



时钟设计建议如下：

- 晶体方案时，晶体布局尽可能靠近芯片放置，XTAL1/XTAL2 走线尽量短，并行走线且四面包地。
- 如果周围有干扰源，晶体接地可以通过单点地或者分隔地优化处理。

- 时钟走线不要直接从 RF 区域走，需增加隔离度。如在同层走线需拉开距离，两者间用大片地平面隔离；如在不同层走线，两者间必须有地层分隔。

8.5 地处理建议

地处理建议如下：

- 芯片每个接地管脚必须打孔到主地平面，孔直接打在焊盘上。
- 滤波电容的接地管脚必须打孔到主地平面，孔直接打在焊盘上。
- TX、RX 走线需要包地处理，要求从芯片管脚开始就持续包地，包地上密集打地孔，减少干扰风险；前端匹配电容接地管脚焊盘上须打地孔到主地。
- 参考时钟或者晶体 XTAL1/XTAL2 走线包地处理，包地线要求多打地孔。
- BOOST 输入电容和输出电容就近放置；芯片 GND_BST 管脚（BOOST 功率地）、输入电容接地和输出电容接地就近密集打地孔，三者之间需要就近通过大片地平面连接，减小地回路寄生。
- VDDTX 滤波电容接地就近密集打地孔。
- 芯片周围空位尽可能增加铺地平面，并且尽量多打地孔。
- 高密度板设计中，芯片接地和关键器件接地的位置就近多打大孔直接对接内层地平面。


8.6 前端设计建议

前端设计和调测可参考《NFC 天线匹配 调测指导》，本章节内容主要列举 PCB 设计相关建议。

8.6.1 前端匹配拓扑

NFC 天线和前端匹配主要由三部分组成：EMI 滤波器网络、匹配网络、天线线圈。

图8-3 NFC 天线和前端匹配拓扑




8.6.2 匹配器件选型建议

- EMI 电感选型，感值（推荐 160nH）、精度（ $\pm 5\%$ ）、通流能力（至少 500mA）、Q 值（ Q_{min} 约 6.5）等满足产品设计规格需求。
- Cemi/Cms/Cmp 建议预留至少 2 颗并联电容，方便匹配优化时组合出合适的电容值。
- Cemi/Cms/Cmp 建议选用高精度电容（优选 $\pm 2\%$ 精度），提升匹配调测精度和一致性。
- Cemi/Cms/Cmp 建议电容耐压（优选 50V 耐压）、封装选型等满足产品设计规格需求。
- RX 通路默认从 EMC 网络节点处回馈，R 默认为 560 Ω ，隔直电容 Cc 为 1nF。

8.6.3 布局布线建议


- EMI 电感布局，建议 2 个电感成 90°或 180°放置，不推荐平行放置。

图8-4 EMI 电感布局建议



- TX1/TX2 前端器件布局、走线对称，走线宽度满足通流需求，至少 500mA；RXP/RXN 器件布局对称，走线尽可能差分走线。

图8-5 前端匹配布局布线参考



- TX、RX 走线需要包地处理，要求从芯片管脚开始就持续包地，且包地上密集打地孔，减少干扰风险；前端匹配电容接地管脚也必须就近打地孔到主地。
- 芯片每个接地管脚必须就近打孔到主地平面。因工艺限制无法管脚间直接打地孔时，必须从地管脚经过大片铜皮扇出到芯片外侧后密集打孔；同时注意 GND_TX 与其他地之间连接必须是大片铜皮，否则必须隔断后各自密集打地孔到主地。

9 热设计建议

- 9.1 芯片结温要求
- 9.2 封装热阻
- 9.3 电路热设计参考

9.1 芯片结温要求

芯片的结温要求如表 9-1 所示。

表9-1 芯片的结温要求

封装形式	正常工作环境温度下限(°C)	长期工作最大结温(°C)	短期工作上限结温(°C)	破坏性最大结温(°C)	生命周期定义
FCCSP	-25	105	125	125	5 年

芯片的结温要求说明如下：

- 芯片的极限结温的最大值为 125°C，任何条件下芯片的结温都不能大于该数值。
- 芯片的长期工作结温的最大值为 105°C，正常工作条件下芯片的结温应该小于该数值。
- 在短期工作条件下，芯片可以容忍超过 105°C（长期工作结温的最大值）而小于 125°C（极限结温的最大值）的高温，但长时间工作在超过 105°C（长期工作结温的最大值）结温下会导致芯片寿命缩减。

- 根据 GR-63-CORE 标准，短期工作条件定义为每次持续时间不超过 96 小时，并且每年累计时间不超过 15 天。

9.2 封装热阻

须知

热阻基于 JEDEC JESD51-2 标准给出，应用时的系统设计及环境可能与 JEDEC JESD51-2 标准不同，需要根据应用条件作出分析。

表9-2 封装热阻

参数	符号	数值	单位
Junction-to-case thermal resistance	θ_{JC}	24.92	$^{\circ}\text{C/W}$
Junction-to-board thermal resistance	θ_{JB}	18.38	$^{\circ}\text{C/W}$

上述封装热阻参数仿真环境是 JEDEC 标准的 4 层 PCB，如图 9-1 所示。

图9-1 JEDEC 标准的 4 层 PCB 参数



9.3 电路热设计参考

9.3.1 器件布局

结合产品结构和热设计，器件布局建议如下：

- 单板上大功耗且易产生热量器件要均匀分布，避免局部过热，影响器件可靠性和散热效率。
- 合理设计结构，保证产品内部与外界有热交换途径。
- 对单板关键发热器件充分进行极端应用场景的温升测试，确保器件在安全的温度范围内长期可靠工作。
- 必要情况下，关键发热器件可以增加散热片，进一步提升散热效果。
- NFC 芯片不要布局在发热器件附近。为了确保芯片长期工作结温小于 105°C ，要求靠近芯片位置的板温小于 70°C 。

9.3.2 PCB

走线热设计建议如下：

- NFC 芯片接地管脚要求能够尽可能铺完整铜皮，并且每个接地管脚都有至少一个地孔连接到主地平面，主地平面要求是完整的大平面。
- NFC 芯片底下的过孔和焊盘采用全连接，而不是普通的花孔、花焊盘连接，以提高单板散热效率。
- 在热量大的器件正下方和周边尽量增大铜皮面积，完整地平面能够有效分散热量，提高整体散热效果。如果结构允许，将芯片正背面附近地平面进行亮铜处理，能够进一步提升散热效果。

10 焊接工艺

10.1 概述

10.2 无铅回流焊工艺参数要求

10.1 概述

【目的】

本章规定了客户端在用芯片 SMT 时各温区温度基本设置。

【适用范围】

芯片产品。

【基本信息】

提供给客户端的产品均为 RoHS 产品，即均是 Lead-free（无铅）产品；本章主要介绍客户端在使用该芯片做回流焊时的工艺控制，主要以无铅工艺作为参考。

【回流焊工艺控制】


定义说明：

- 芯片：给客户的芯片均为 RoHS 产品，均满足无铅要求。
- 无铅工艺：所有器件（主板/所有芯片/电容电阻等）均为无铅器件，并使用无铅锡膏的纯无铅工艺。

10.2 无铅回流焊工艺参数要求

无铅回流焊焊接工艺曲线如图 10-1 所示。

图10-1 无铅回流焊焊接工艺曲线



无铅回流焊工艺参数如表 10-1 所示。

表10-1 无铅回流焊工艺参数

区域	时间	升温速率	峰值温度	降温速率
预热区（40℃ ~ 150℃）	60s ~ 150s	≤2.0℃/s	-	-
均温区（150℃ ~ 200℃）	60s ~ 120s	< 1.0℃/s	-	-
回流区（> 217℃）	60s ~ 90s	-	230℃ ~ 260℃	-
冷却区（T _{max} ~ 180℃）	-	-	-	1.0℃/s≤Slope≤ 4.0℃/s

说明

- 预热区：温度为 40℃ ~ 150℃，温度上升速率控制在 2℃/s 左右，该温区时间为 60 ~ 150 s。

- 均温区：温度为 $150^{\circ}\text{C} \sim 200^{\circ}\text{C}$ ，稳定缓慢升温，温度上升速率小于 1°C/s ，且该区域时间控制在 $60 \sim 120 \text{ s}$ （注意：该区域一定缓慢受热，否则易导致焊接不良）。
- 回流区：温度为 $217^{\circ}\text{C} \sim T_{\text{max}} \sim 217^{\circ}\text{C}$ ，整个区间时间控制在 $60 \sim 90 \text{ s}$ 。
- 冷却区：温度为 $T_{\text{max}} \sim 180^{\circ}\text{C}$ ，温度下降速率最大不能超过 4°C/s 。
- 温度从室温 25°C 升温到 250°C 时间不应该超过 6 分钟。
- 该回流焊曲线仅为推荐值，客户端需根据实际生产情况做相应调整。
- 回流时间以 $60 \sim 90 \text{ s}$ 为目标，对于一些热容较大无法满足时间要求的单板可将回流时间放宽至 120 s 。封装体耐温标准参考 IPC/JEDEC J-STD-020D 标准，封装体测温方法参考 JEP 140 标准。

11 存放与使用

【使用范围】

芯片（潮敏产品）的存放和使用。

【存放环境】

建议产品真空包装存放，存放温度范围： $\geq -40^{\circ}\text{C}$ ， $\leq 125^{\circ}\text{C}$ 。推荐存放在 25°C 的环境下。

【存储期限】 (Shelf life)

存放环境 $<30^{\circ}\text{C}/60\% \text{ RH}$ 下，真空包装存放，存储期限 (Shelf life) ≥ 12 个月。

【车间寿命】 (Floor life)

在环境条件 $<30^{\circ}\text{C}/60\% \text{ RH}$ 下，Floor life 参照表如表 11-1 所示。

表11-1 车间寿命 (Floor life) 参照表

潮湿敏感等级 (MSL)	含义（即拆封后放存条件及最长时间）
1	无限制，环境温湿度 $\leq 30^{\circ}\text{C}/85\% \text{ RH}$ (Relative Humidity) 。
2	1year, $30^{\circ}\text{C}/60\% \text{ RH}$ 。
2a	4week, $30^{\circ}\text{C}/60\% \text{ RH}$ 。
3	1week, $30^{\circ}\text{C}/60\% \text{ RH}$ 。
4	72h, $30^{\circ}\text{C}/60\% \text{ RH}$ 。
5	48h, $30^{\circ}\text{C}/60\% \text{ RH}$ 。

潮湿敏感等级 (MSL)	含义（即拆封后放存条件及最长时间）
5a	24h, 30°C/60% RH。
6	Time on Label, 30°C/60% RH。

【潮敏产品的使用】

- 产品在 $\leq 30^{\circ}\text{C}/60\% \text{ RH}$ 下连续或累计暴露超过 2 个小时，建议进行重新烘烤后再真空干燥包装。
- 产品在 $\leq 30^{\circ}\text{C}/60\% \text{ RH}$ 下暴露累计没有超过 2 个小时，可以不用重新烘烤，但要更换新的干燥剂，进行真空干燥包装。
- 本芯片的潮敏参数等级为 3 级。

 说明

本文没有提到的存储及使用原则，请参考 JEDEC J-STD-033。

12 芯片封装

12.1 概述

12.2 封装视图

12.3 封装参数

12.1 概述

芯片采用 FCCSP 封装，焊球数目为 70，焊球间距 0.35mm。芯片尺寸为 3.022mm×3.55mm，器件高度为 0.798mm (max 高度)。封装无铅，遵从 Green 标准。

12.2 封装视图

封装图如图 12-1、图 12-2、图 12-3 所示。

图12-1 芯片封装顶视图






图12-2 芯片封装底视图



BOTTOM VIEW

图12-3 芯片侧面放大图



SIDE VIEW

**DETAIL A
ROTATED 90°**

芯片封装尺寸参数如表 12-1 所示。

表12-1 芯片封装参数说明表

参数	符号	尺寸最小值 (mm)	尺寸典型值 (mm)	尺寸最大值 (mm)
芯片尺寸	D	2.972	3.022	3.072
	E	3.500	3.550	3.600
焊球间距	eD	-	0.350	-
	eE	-	0.350	-
芯片高度	A	0.688	0.743	0.798
模塑高度	A3	-	0.365 Ref.	-
基板高度	A2	0.188	0.218	0.248
焊球高度	A1	0.110	0.160	0.210
焊球直径	b	0.170	0.220	0.270
封装边缘公差	aaa	-	0.070	-
模塑平整度	ccc	-	0.100	-
共面度	ddd	-	0.080	-
焊球偏移 (封装)	eee	-	0.150	-
焊球偏移 (焊球)	fff	-	0.050	-
焊球数	n	-	70	-
边缘焊球间距	D1	-	2.450	-
	E1	-	2.800	-
芯片边缘与焊球间距	gD	-	0.286	-
	gE	-	0.307	-

说明

基板焊盘直径 0.25mm，焊盘开窗直径 0.2mm。

12.3 封装参数

12.3.1 物理参数

封装物理参数如表 12-2 所示。

表12-2 封装参数

参数	数值
封装尺寸	3.022mm×3.55mm
球间距	0.35mm
焊球数	70
焊球材料 (S 代表锡, A 代表银, C 代表铜, SAC1205+Ni 表示银为 1.2%, 铜 0.5%, 镍 0.05%, 其余为锡)	SAC1205+Ni
器件高度 (max)	0.798mm

12.3.2 工艺参数

工艺参数

工艺参数如表 12-3 所示。

表12-3 芯片工艺参数

工序	条件
PCB 焊接	回流焊
回流焊最高温度	260℃
烘烤	至少 7 小时@125℃
回流焊次数	最多 3 次
潮敏等级	3 级

说明

其他特殊工艺，比如点胶、涂覆三防漆等，需要产品综合考虑应用场景和可靠性规格需求，自行识别风险和评估方案。从芯片焊球温度应力角度影响来看，芯片不推荐点胶或者涂覆三防漆。

元器件包装及存储

元器件包装及存储如下：

- 表贴元器件包装类型：卷带。
- 可存储期限（针对保证正常可焊性的存储期限）：1000Hrs@150°C/12moths@0°C
- 包装材料：防静电材料。

A 缩略语

A		
AC	Alternating Current	交流
C		
CDM	Charged Device Model	设备带电模型
CLF	Contactless Front-end	非接触端
D		
DC	Direct Current	直流电
E		
eSE	embedded Security Element	嵌入式安全元件
ESD	Electrostatic Discharge	静电放电
ETSI	European Telecommunications Standards Institute	欧洲电信标准协会
F		
FCCSP	Flip Chip Chip Scale Package	晶片尺寸覆晶封装
G		

GPIO	General Purpose Input/Output	通用型输入输出
H		
HBM	Human Body Model	人体模型
HCI	Host Controller Interface	主机控制接口
I		
IEC	International Electrotechnical Commission	国际电工委员会
I2C	The Inter-Integrated Circuit	一种串行总线协议标准
IO	Input Output	输入输出
ISO	International Organization for Standardization	国际标准化组织
L		
LDO	Low Dropout Regulator	低压差调节器
	Moisture Sensitivity Level	潮湿敏感等级
M		
MSL		
N	No Connect	不上件
NC		
NCI	NFC Controller Interface	近场通信控制接口
NFC	Near Field Communication	近距离无线通信技术
P		
PCB	Printed Circuit Board	印刷电路板
PMU	Power Management Unit	电源管理单元
R		
RF	Radio Frequency	射频
RH	Relative Humidity	

		相对湿度
RoHS	Restriction of Hazardous Substances	有害物质限制指令
RX	Receiver	接收器
S		
SCL	Serial Clock Line	串行时钟线
SDA	Serial Data and Address	串行数据地址线
SIM	Subscriber Identity Module	用户身份识别模块
SWP	Single Wire Protocol	单线协议
SMT	Surface Mount Technology	表面贴装技术
T		
TCXO	Temperature Compensated Crystal Oscillator	温度补偿晶体振荡器
TVS	Transient Voltage Suppression Diode	瞬态电压抑制二极管
TX	Transmitter	发送器
U		
UICC	Universal Integrated Circuit Card	通用集成电路卡
X		
XTAL	Quartz Crystal Unit	石英晶体谐振器